什么是 Icarus Verilog

Icarus Verilog (iverilog) 是常用的开源 Verilog 编译工具, 旨在编译 IEEE-1364 标准中描述的所有 Verilog HDL。当然这还没有全部完成,可以从 http://iverilog.icarus.com/ 了解他们的最新进展。

如何编译安装 Icarus Verilog

源代码页面

https://github.com/steveicarus/iverilog

本片针对类 UNIX 操作系统来说的,Windows 请见 http://bleyer.org/icarus/

下载源代码,目前最新的发布版是 10.3,地址如下。

1
wget https://github.com/steveicarus/iverilog/archive/v10_3.tar.gz

下载完成后解压,并进入目录 。

1
2
tar zxvf v10_3.tar.gz
cd iverilog-10_3/

安装依赖

1
2
sudo apt update
sudo apt install make gcc g++ bsion flex gperf

大概这么多,如果有遗漏,执行下面的命令会告诉你

1
2
sh autoconf.sh
./configure

如果顺利,下面就可以编译了

1
make

编译完成后,可以测试一下,最后打印出 Hello, World 就 OK 了。

1
make check

安装,可以添加参数 --prefix=<path> 表示安装路径,默认为 /usr/local 下,所以可能会需要 root 权限。

1
make install

使用 iverilog 编译 hello.v

1
iverilog hello.v